# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) Japanese Patent Office (JP)

(11) Application publication number: \$63[1988]-292,488

(43) Application publication date:

(12) Official Gazette for Unexamined Patents (A)

(51) Int. Cl.<sup>4</sup> G 11 C 11/34

Identification Nos.

H 01 L 27/01

354 481 November 29, 1988 Patent Office File Nos.

B-8522-5B

8624-5F

Number of Inventions: 1

Request for

Examination: Not filed (Total 9 Japanese pages)

(54) Title of the Invention

Decoder Circuit for Semiconductor Memory

(21) Application number:

(22) Filing date:

(72) Inventor:

S62[1987]-127,822

May 25, 1987 Hiroshi Miyamoto

Mitsubishi Electric Corporation LSI Research and Development Center 1, Mizuhara 4-chome Itami-shi, Hyogo

Prefecture

(71) Applicant:

Mitsubishi Electric

Corporation

2-3, Marunouchi 2-chome

Chiyoda-ku, Tokyo

(74) Agent: Masuo Ooiwa, Patent Attorney

and two others

# **Specification**

## 1. Title of the Invention

Decoder Circuit for Semiconductor Memory

## 2. Claims

- (1) A decoder circuit for semiconductor memory is comprised of a first FET group that is connected in cascade to a first node and inputs an address signal or a predecoded address signal at each gate; a second FET group that connects in parallel either the source or the drain in common to the first node and inputs an address signal or a predecoded signal that differs from the above-mentioned address signal or pre-decoded signal at each gate; a first pre-charging means for pre-charging the first node; and a second pre-charging means for pre-charging each node connected to the other side of each FET of the second FET group.
- (2) A decoder circuit for semiconductor memory according to claim 1, wherein the first pre-charging means is comprised of FETs having different conductivity than the FETs comprising the first FET group.
- (3) A decoder circuit for semiconductor memory according to claim 2, wherein the second pre-charging means is comprised of EFTs having the same conductivity as the FETs comprising the first pre-charging means.
- (4) A decoder circuit for semiconductor memory according to any one of claims 2 and 3, wherein the same signal is input to the gates of the FETs comprising the first precharging means and the FETs comprising the second pre-charging means.

- (5) A decoder circuit for semiconductor memory according to any one of claims 1 to 4, wherein the other side of the first FET group is grounded.
- (6) A decoder circuit for semiconductor memory according to any one of claims 1 to 5, wherein the address signal and the pre-decoded address signal are voltages that turn off the FETs comprising the second FET group during the non-operating period of a semiconductor memory.
- (7) A decoder circuit for semiconductor memory according to any one of claims 1 to 6, wherein the other source or drain of the FETs comprising the second FET group is connected to an input terminal of an inverter.

# 3. Detailed Description of the Invention

# Field of Industrial Application

The present invention relates to a decoder circuit for semiconductor memory comprised of MOS transistors and, more particularly, to a decoder circuit that multiplexes the address lines.

#### **Prior Art**

A decoder circuit is required in a semiconductor memory such as MOS DRAM that is comprised of complementary metal oxide semiconductor field effect transistors (CMOSFETs). Figure 5 illustrates a proposal for this type of decoder circuit. This is a previous invention of the inventors of this application. The figure shows the configuration of the DRAM row decoder circuit. Figure 5 shows a decoder circuit that selects one memory cell from 64 (2<sup>6</sup> = 64) memory cells by using a 6-bit 3 address signal

of  $A_2$  ( $\overline{A}_2$ ) and  $A_3$  ( $\overline{A}_3$ ) to  $A_7$  ( $\overline{A}_7$ ). FETs  $Q_2$  to  $Q_6$  have the above-mentioned address signals input to the gates thereof. Similarly, FETs Q<sub>18</sub> and Q<sub>28</sub> have address signals A<sub>2</sub>, A<sub>2</sub> input to the gates thereof. Normally, the signal line of any one of address signals A<sub>1</sub> and  $\overline{A}_1$ , where  $\overline{A}_1$  is the inverted signal of  $A_1$ , is connected to the gates of the FETs. The figure shows the signal lines of address signals A<sub>3</sub>, A<sub>4</sub>, A<sub>5</sub>, A<sub>6</sub>, and A<sub>7</sub> connected to the gates of FETs Q2, Q3, Q4, Q5, and Q6, respectively, and the signal lines of address signals  $A_2$ ,  $\overline{A}_2$  connected to the FETs  $Q_{18}$  and  $Q_{28}$ , respectively.  $Q_7$  is a P-channel FET that has a control signal φ1 input to the gate thereof. The drains of FETs Q2 and Q7 are connected together at node N<sub>12</sub>. Furthermore, the sources of FETs Q<sub>18</sub> and Q<sub>28</sub> are connected together at node  $N_{12}$ . The drains of FETs  $Q_{18}$  and  $Q_{28}$  are connected to the output nodes  $N_{10}$  and  $N_{20}$  of the decoder circuit. Inverter  $I_1$  is comprised of a P-channel FET  $Q_{19}$  and an N-channel FET  $Q_{110}$ . The input terminal thereof is connect to output node  $N_{10}$ , and the output terminal is connected to node N<sub>11</sub>. Inverter I<sub>2</sub> is comprised of a P-channel FET Q<sub>29</sub> and an N-channel FET Q<sub>210</sub>. The input terminal thereof is connected to output node  $N_{20}$  of the decoder circuit, and the output terminal is connected to node  $N_{21}$ . Output terminals  $N_{11}$  and  $N_{21}$  of inverters  $I_1$  and  $I_2$  are connected to word line driver circuits  $WD_1$ and WD2. Inverters I1 and I2 are provided with P-channel FETs Q111 and Q211 that pull up the input terminals of the inverters, respectively.

Figure 2 shows the configurations of word line driver circuits WD<sub>1</sub>, WD<sub>2</sub>. The word line drive signals  $x_0$  to  $x_3$  that are pre-decoded as shown in the figure are the AND signals of the pre-decoded address signals  $A_0$ ,  $\overline{A}_0$ ,  $A_1$ ,  $\overline{A}_1$  from the pre-decoder in Figure 3 and the word line drive signal  $\phi_x$ . The output sides of the inverters  $I_1$ ,  $I_2$  in Figure 5 are connected to the gates of FETs  $Q_{J140}$  -  $Q_{J143}$  through FETs  $Q_{J130}$  -  $Q_{J133}$  that have the

signal line of control signal  $\phi_2$  through connected to the gates thereof. The signal lines of the pre-decoded word line drive signals  $x_0$  to  $x_3$  are connected to the word lines  $WL_{J0}$  -  $WL_{J3}$  through the above-mentioned FETs  $Q_{J140}$  -  $Q_{J143}$ .

Next, the operation of the decoder circuit in Figure 5 and the word line driver circuit in Figure 2 are explained while referring to the waveform diagram in Figure 6. Before time to, an external RAS signal (Ext. RAS) is in the high level, and the DRAM enters the inactive state. Since the address signals  $A_0, \overline{A}_0, ..., A_7, \overline{A}_7$  have the low level and the control signal  $\phi_1$  also has the low level, node  $N_{12}$  is pre-charged to the high level through FET Q<sub>7</sub>. It is assumed here that nodes N<sub>10</sub> and N<sub>20</sub> are pre-charged to the high level. (In other words, pre-charging is normally performed.) Consequently, the output node N<sub>11</sub> of inverter I<sub>1</sub> and N<sub>12</sub> become low. When the Ext. RAS signal becomes low at time  $t_0$ , the DRAM enters the active state. Next, at time  $t_1$ , the control signal  $\phi_1$  becomes high and the pre-charging of node N<sub>12</sub> is stopped. By setting A<sub>0</sub>, A<sub>1</sub>, A<sub>2</sub>, A<sub>3</sub>, A<sub>4</sub>, A<sub>5</sub>, A<sub>6</sub>, and A7 of the address signals at time t2 that should be selected by this decoder to the high level, FETs Q2 - Q6 turn on, and node N12 discharges and becomes low.\_Since address signal  $A_2$  has the high level, node  $N_{10}$  also becomes low. Thus, node  $N_{11}$  becomes high. Nodes  $N_{20}$  and  $N_{21}$  are maintained at the high level and the low level, respectively. When the word line drive signal  $\phi_x$  becomes high at time  $t_3$ , the pre-decoded word line drive signal x<sub>0</sub> becomes high and word line WL<sub>10</sub> becomes high through FET Q<sub>J140</sub>.

Next, when the Ext. RAS signal at time  $t_5$  becomes high, the DRAM enters the inactive state. Then at time  $t_6$ , word line drive signal  $\phi_x$  and word line WL<sub>10</sub> become low. At time  $t_8$ , address signals  $A_0$ ,  $A_1$ ,  $A_2$ ,  $A_3$  -  $A_7$  become low. Simultaneously, the control signal  $\phi_2$  becomes low.

When the DRAM enters the inactive state, the control signal  $\phi_1$  for pre-charging the decoder circuit becomes low. First, control signal  $\phi_1$  as indicated by the solid line is considered to become the usual level at time  $t_9$ . At time  $t_9$ , FETs  $Q_2$  to  $Q_6$ ,  $Q_{18}$ , and  $Q_{28}$  are already off. When the control signal  $\phi_1$  becomes low, FET  $Q_7$  turns on, and node  $N_{12}$  is pre-charged to the high level. Since FET  $Q_{18}$  is off, node  $N_{10}$  is held at the low level. Consequently, node  $N_{11}$  is held at the high level. Therefore, even when the Ext.  $\overline{RAS}$  external signal becomes low in the next cycle and the DRAM enters the active state, because one of the signal lines of the pre-decoded word line drive signals  $x_0$  -  $x_3$  becomes high, one of the word lines  $WL_{10}$  -  $WL_{13}$  becomes high and the DRAM operates incorrectly even when the decoder of the signal line is not selected in the next cycle.

Next, the case where the control signal  $\phi_1$  becomes low at time  $t_7$  as indicated by the dashed line in Figure 6 is considered. When control signal  $\phi_1$  becomes low at time  $t_7$ , FET  $Q_7$  turns on, and node  $N_{12}$  starts pre-charging. However, at time  $t_7$ , since the address signals are still at the high level, FETs  $Q_2$  -  $Q_6$  are on. The sizes of FETs  $Q_2$  -  $Q_6$  are smaller than FET  $Q_7$ . When the threshold of the inverter comprised of FETs  $Q_7$  and  $Q_2$  -  $Q_6$  is not set high, the voltage of node  $N_{12}$  hardly increases at all. When the address-signals  $A_0$ ,  $A_1$ ,  $A_2$ ,  $A_3$  -  $A_7$  become low at time  $t_8$ , node  $N_{12}$  is pre-charged to the high level through FET  $Q_7$ . Node  $N_{10}$  starts to pre-charge towards the high level. However, since FET  $Q_{18}$  turns off, the pre-charging is inadequate. Consequently, the voltage of node  $N_{11}$  enters an indeterminate state (state in which the high level or the low level is not definite). Similar to the case described above, the DRAM operates incorrectly.

Although the explanation is omitted, the control signal  $\phi_1$  becomes low at time  $t_8$  and operates in the same way as the case where the control signal becomes low at time  $t_7$ 

as described above and the DRAM operates incorrectly.

Figure 7 is a schematic of another configuration of the decoder circuit for semiconductor memory disclosed in Unexamined Japanese Patent Application No. S61-120393. The configuration of the decoder circuit is nearly identical to the configuration of the decoder circuit in Figure 5. However, a difference is means for pre-charging node N<sub>12</sub> in the circuit in Figure 7 is not provided in contrast to FET Q<sub>7</sub> provided as means for pre-charging node N<sub>12</sub> in the circuit in Figure 5. But FETs Q<sub>112</sub> and Q<sub>212</sub> are provided as the pre-charging means for nodes N<sub>10</sub> and N<sub>20</sub> in the circuit in Figure 7.

Next, the operation of the decoder circuit in Figure 7 is explained while referring to the waveform diagram in Figure 8. The operation from time  $t_0$  to  $t_4$  is the same as the operation shown in Figure 6. When the Ext.  $\overline{RAS}$  signal at time  $t_5$  becomes high, the DRAM enters the inactive state. Then at  $t_6$ , the word line drive signal  $\phi_x$  and word line WL<sub>10</sub> become low. Next, at time  $t_8$ , address signals  $A_0$ ,  $A_1$ ,  $A_2$ ,  $A_3$  -  $A_7$  become low, and FETs  $Q_{18}$  and  $Q_2$  -  $Q_6$  turn off. Simultaneously, control signal  $\phi_2$  becomes low.

When DRAM enters the inactive state, the control signal  $\phi_1$  that pre-charges the decoder circuit becomes low. First, the case where the control signal  $\phi_1$  becomes low at time  $t_9$  as indicated by the solid line is considered. At time  $t_9$ , since FETs  $Q_{18}$  and  $Q_2$  -  $Q_6$  are already off, when control signal  $\phi_1$  at this time becomes low, node  $N_{10}$  is pre-charged to the high level through FET  $Q_{112}$ . Thus, node  $N_{11}$  becomes low. Since FET  $Q_{18}$  is off, node  $N_{12}$  remains at the low level. Nodes  $N_{12}$  and  $N_{10}$  have floating capacitors  $C_{12}$  and  $C_{10}$  connected to the ground voltage. Since node  $N_{10}$  is pre-charged to the high level, capacitor  $C_{10}$  is fully charged. Since node  $N_{12}$  remains at the low level, capacitor  $C_{12}$  is not fully charged. Therefore, when the Ext. RAS external signal becomes low again in

the next cycle and this decoder is not selected, in other words, at least one of the signal lines of address signals  $A_3$  -  $A_7$  is low, and when address signal  $A_2$  becomes high, the charge accumulated in the floating capacitor  $C_{10}$  is distributed to the floating capacitors  $C_{10}$  and  $C_{12}$ . Node  $N_{12}$  is a node that connects FET  $Q_2$  and FETs  $Q_{18}$  and  $Q_{28}$ . Consequently, floating capacitor  $C_{12}$  becomes nearly identical to floating capacitor  $C_{10}$  because the wire lengths in the layout increase. When the charge is distributed, the voltage at node  $N_{10}$  decreases, and the voltage at node  $N_{11}$  increases. The voltage of any of word lines  $WL_{10}$  -  $WL_{13}$  increases although the decoder is not selected, and the DRAM operates incorrectly.

Next, when the control signal  $\phi_1$  becomes low at time  $t_7$ , the pre-charging of nodes  $N_{10}$  and  $N_{12}$  through FET  $Q_{112}$  starts. Since FETs  $Q_{18}$  and  $Q_2$  -  $Q_6$  are on, as in the previous example, the voltages of nodes  $N_{10}$  and  $N_{12}$  hardly increase at all. Therefore, after FETs  $Q_{18}$  and  $Q_2$  -  $Q_6$  turn off at time  $t_8$ , node  $N_{10}$  is pre-charged to the high level through FET  $Q_{112}$ , but the voltage of node  $N_{12}$  does not increase. Consequently, as in the case described above, the DRAM operates incorrectly.

# Problems to Be Solved by the Invention

Since a conventional decoder circuit for semiconductor memory has the configuration described above, a node that should be pre-charged in the circuit may not be sufficiently pre-charged. Therefore, although the decoder is not selected, the problems become an increase in the word line voltage and incorrect operation of the DRAM.

The present invention eliminates this problem and has the objects of reliably precharging a node that should be pre-charged in the circuit and obtaining a decoder circuit for semiconductor memory having reliable operation.

### Means to Solve the Problems

The decoder circuit for semiconductor memory of the present invention is comprised of a first FET group that is connected in cascade to a first node and inputs an address signal or a pre-decoded address signal to each gate; a second FET group that connects in parallel either the source or the drain in common to the first node and inputs an address signal or a pre-decoded signal that differs from the above-mentioned address signal and pre-decoded signal to each gate; a first pre-charging means for pre-charging the first node; and a second pre-charging means for pre-charging each node connected to the other side of each FET of the second FET group.

# **Operation**

The decoder circuit for semiconductor memory of the present invention is comprised of means for pre-charging a first node on the drain side of the first FET group connected in cascade, and means for pre-charging the other nodes of the FETs in the second FET group that are connected in parallel to the first node. An inadequate pre-charging voltage for each node is prevented, and normal operation of the circuit is guaranteed.

## **Embodiments**

An embodiment of the present invention is described below with reference to the drawings. Figure 1 shows the configuration of the decoder circuit for semiconductor

memory according to the present invention. The decoder circuit that is shown selects one out of 64 ( $2^6 = 64$ ) by using the 6-bit address signal of address signals  $A_2$  ( $\overline{A}_2$ ) and  $A_3$  $(\overline{A}_3)$  to  $A_7(\overline{A}_7)$ . In the figure,  $Q_2$  -  $Q_6$  are FETs that input that above address signals or pre-decoded address signals, are connected in cascade between the first node N<sub>12</sub> and the ground terminal, and comprise the first FET group F1. Similarly, FETs Q18 and Q28 input an address signal  $A_2$  or  $\overline{A}_2$  that differs from the above-mentioned address signals or predecoded signals to the gates thereof, and the sources are connected in parallel to the first node N<sub>12</sub> to comprise the second FET group F<sub>2</sub>. Usually, any one of the signal lines of address signals  $A_J$  and  $\overline{A}_J$  (where  $\overline{A}_J$  is the inverted signal of  $A_J$ ) is connected to the gate of each FET described above. This figure shows an example where the signal lines of address signals A<sub>3</sub>, A<sub>4</sub>, A<sub>5</sub>, A<sub>6</sub>, A<sub>7</sub> are connected to the gates of FETs Q<sub>2</sub>, Q<sub>3</sub>, Q<sub>4</sub>, Q<sub>5</sub>, Q<sub>6</sub>, respectively, and the signal lines of signal A2 and A2 are connected to FETs Q18 and Q28, respectively. Q<sub>7</sub> is a P-channel FET having a different conductivity than each abovementioned FET where the signal line of the control signal  $\phi_1$  is connected to the gate thereof and is provided as the first pre-charging means for pre-charging the first node  $N_{12}$ . The drains of FETs  $Q_2$  and  $Q_7$  are connected together to node  $N_{12}$ . The sources of FETs  $Q_{18}$  and  $Q_{28}$  are connected together to node  $N_{12}$ . The drains of FETs  $Q_{18}$  and  $Q_{28}$ are connected to the output nodes N<sub>10</sub> and N<sub>20</sub>. FETs Q<sub>112</sub> and Q<sub>212</sub> having the same conductivity of FET Q<sub>7</sub>, which is the first pre-charging means, are provided as the second pre-charging means for pre-charging nodes N<sub>10</sub>, N<sub>20</sub>. A P-channel FET Q<sub>19</sub> and an Nchannel FET Q<sub>110</sub> comprise inverter I<sub>1</sub>. The input terminal thereof is connected to the output node N<sub>10</sub>, and the output terminal is connected to node N<sub>11</sub>. Similarly, a P-channel FET Q<sub>29</sub> and an N-channel FET Q<sub>210</sub> comprise inverter I<sub>2</sub>, the input terminal thereof is

connected to output node 20, and the output terminal is connected to node  $N_{21}$ . The output terminals  $N_{11}$ ,  $N_{21}$  of these inverters  $I_1$  and  $I_2$  are connected to the word line driver circuits  $WD_1$  and  $WD_2$ , respectively. Node  $N_{11}$  and node  $N_{21}$  are connected to the gates of FETs  $Q_{111}$  and  $Q_{211}$  that pull up the input terminals of inverters  $I_1$  and  $I_2$ , respectively. Then as described above, nodes  $N_{10}$  and  $N_{20}$  are provided with the pre-charging FETs  $Q_{112}$  and  $Q_{212}$  whose gates are connected to the signal line of control signal  $\phi_1$ .

The above-mentioned word line driver circuits WD<sub>1</sub>, WD<sub>2</sub> are configured as shown in Figure 2 similar to the conventional case. In other words, the pre-decoded word line drive signals  $x_0$  to  $x_3$  in the figure are the AND signals of the pre-decoded signals of address signals  $A_0$ ,  $A_0$ ,  $A_1$ ,  $A_1$  from the pre-decoder shown in Figure 3 and the word line drive signal  $\phi_x$ . The output sides of inverters  $I_1$ ,  $I_2$  in Figure 1 pass through FETs  $Q_{J130}$  -  $Q_{J133}$  whose gates are connected to the signal line of control signal  $\phi_2$  and connect to the gates of FETs  $Q_{J140}$  -  $Q_{J143}$ . The pre-decoded word line drive signals  $x_0$  -  $x_3$  are connected to words  $WL_{J0}$  -  $WL_{J3}$  through FETs  $Q_{J140}$  -  $Q_{J143}$  described above.

Next, the operation of the decoder circuit having the configuration described above is explained while referring to the waveform diagram in Figure 4. Before time  $t_0$ , the external signal  $\overline{RAS}$  (Ext.  $\overline{RAS}$ ) is high, and the inactive state is entered. At this time, address signals  $A_0$ ,  $\overline{A_0}$ ,...,  $A_7$ ,  $\overline{A_7}$  are low. The control signal  $\phi_1$  is also low. Node  $N_{12}$  is pre-charged to the high level through FET  $Q_7$ . Node  $N_{10}$  and node  $N_{20}$  are precharged to the high level through FETs  $Q_{112}$  and  $Q_{212}$ . Thus, the output nodes  $N_{11}$  and  $N_{21}$  of inverters  $I_1$ ,  $I_2$  become low. At time  $t_0$ , the external signal Ext.  $\overline{RAS}$  becomes low and the DRAM enters the active state. Next, at time  $t_1$ , control signal  $\phi_1$  becomes high, and the pre-charging of nodes  $N_{12}$ ,  $N_{10}$ , and  $N_{20}$  is stopped. At time  $t_2$ , the signals  $A_0$ ,  $A_1$ ,

 $A_2$ , and  $A_3$  -  $A_7$  that should select this decoder of the address signals become high and turn on FETs  $Q_2$  -  $Q_6$ , and node  $N_{12}$  is discharged to the low level. Since address signal  $A_2$  is high, node  $N_{10}$  also discharges to the low level. Thus, node  $N_{11}$  becomes high. And nodes  $N_{20}$  and  $N_{21}$  are held high and low, respectively. When the word line drive signal  $\phi_x$  becomes high at time  $t_3$ , the pre-decoded word line drive signal  $x_0$  becomes high and word  $WL_{10}$  becomes high through FET  $Q_{1140}$ . When the Ext.  $\overline{RAS}$  becomes high at time  $t_5$ , the DRAM enters the inactive state. At time  $t_6$ , word line drive signal  $\phi_x$  and word line  $WL_{10}$  become low. At time  $t_8$ , address signals  $A_0$ ,  $A_1$ ,  $A_2$ ,  $A_3$  -  $A_7$  become low. Simultaneously, control signal  $\phi_2$  becomes low.

When the DRAM enters the inactive state, control signal  $\phi_1$  becomes low to precharge the decoder circuit. First, the case where control signal  $\phi_1$  becomes low at time  $t_9$ . as indicated by the solid line is considered. At time  $t_9$ , FETs  $Q_2$  -  $Q_6$ ,  $Q_{18}$ , and  $Q_{28}$  are already off. When control signal  $\phi_1$  becomes low, FET  $Q_7$  turns on and node  $N_{12}$  is precharged to the high level. FET  $Q_{18}$  is off, but node  $N_{10}$  is pre-charged to the high level through FET  $Q_{112}$  and node  $N_{11}$  is discharged to the low level through the inverter  $I_1$ . In the next cycle, the DRAM enters the active state. Even if this decoder is not selected, the DRAM operates properly.

When control signal  $\phi_1$  becomes low at time  $t_7$  as indicated by the dashed line in Figure 4, after FETs  $Q_{18}$  and  $Q_2$  -  $Q_6$  turn off at time  $t_8$ , nodes  $N_{10}$  and  $N_{12}$  are precharged to the high level through FETs  $Q_{112}$  and  $Q_7$ , and the DRAM operates properly.

The embodiment described above explained the case where the first FET group F<sub>1</sub>
connected in cascade is comprised of N-channel FETs, the parallel connected second
FET group F<sub>2</sub> is comprised of N-channel FETs, and the pre-charging FET is comprised of

a P-channel FET. By appropriately selecting the voltage (VCC) to be applied, they may also be comprised of FETs having other conductivities.

In addition, the above-mentioned embodiment described the case where the decoder circuit is a row decoder. However, the same effect is obtained for a column decoder. Furthermore, a similar effect is obtained not only when used in the DRAM of the decoder circuit, but when used in another semiconductor memory.

#### Effects of the Invention

As described above, according to the present invention, a node on the drain side of a first FET group connected in cascade in a decoder circuit, a second FET group connected in parallel to the node, and pre-charging means for both the node and a node on the opposite side are provided, and the nodes are reliably pre-charged. The effect is the reliable operation of the decoder circuit.

# 4. Brief Description of the Drawings

Figure 1 is a schematic of a decoder circuit for semiconductor memory according to one embodiment of the present invention. Figure 2 is a schematic of the word line driver circuit. Figure 3 shows the circuit for generating the pre-decoded word line drive signal. Figure 4 is a waveform diagram showing the operation of one embodiment. Figure 5 is a schematic showing a conventional decoder circuit for semiconductor memory. Figure 6 is a waveform diagram of the operation of Figure 5. Figure 7 is a schematic showing another conventional example. Figure 8 is a waveform diagram of the operation of Figure 7.

F<sub>1</sub> first FET

F<sub>2</sub> second FET

Q<sub>7</sub> FET (first pre-charging means)

Q<sub>112</sub>, Q<sub>212</sub> FETs (second pre-charging means)

N<sub>12</sub> first node


N<sub>10</sub>, N<sub>20</sub> nodes

I<sub>1</sub>, I<sub>2</sub> inverters

The same reference numbers in the drawings indicate corresponding parts.

Agent: Masuo Ooiwa

Figure 1



 $F_1$ : first FET group

F<sub>2</sub>: second FET group

Q7: FET (first pre-charging means)

Q<sub>112</sub>, Q<sub>212</sub>: FETs (second pre-charging means)

 $N_{12}$ : first node  $N_{10}$ ,  $N_{20}$ : nodes  $I_1$ ,  $I_2$ : inverters

Figure 2




Figure 3




Figure 4




Figure 5




Figure 6




Figure 7





Figure 8



To: Commissioner of the Japanese Patent Office

- 1. Case identifier: Unexamined Japanese Patent Application No. S62-127822
- 2. Title of the invention: Decoder Circuit for Semiconductor Memory
- 3. Party filing the amendment

Relationship to the case: Patent applicant

Name: Mitsubishi Electric Corporation (601)

Representative: Moriya Shiki

Address: 2-3, Marunouchi 2-chome

Chiyoda-ku, Tokyo

4. Agent

Name: Masuo Ooiwa, Patent Attorney (7375)

(Contact at Patent Department: 03 (213) 3421)

Address: Mitsubishi Electric Corporation

2-3, Marunouchi 2-chome

Chiyoda-ku, Tokyo

5. Object of the amendments

# Claims in the Specification and Detailed Description of the Invention

6. Contents of the amendment

(1) Correct the Claims according to the attach	ned sheet.
(2) Delete "more particularly, to a decoder circuit that multiplexes the address lines" in	
lines 11 and 12 on page 3.	
(3) Change "3 address signal" in line 4 on page 4 to "address signal".	
(4) Change "usual level" in line 11 on page 8 to "low level".	
(5) Change "Ext. RAS external signal" to "Ex	ct. RAS external signal" in line 7 on page
12.	-
•	· ·
7. List of attached documents	
(1) Document recording the claims after the corrections.	
1 copy	·
End	·
<del>-</del>	<del>-</del>
Claims	
(1) A decoder circuit for semiconductor memory is comprised of a first FET	
group that is connected in cascade to a first node and inputs an address signal or a pre-	
decoded address signal at each gate; a second FET group that connects in parallel either	
the source or the drain in common to the first node and inputs an address signal or a pre-	
decoded signal that differs from the above-mentioned address signal or pre-decoded	

signal at each gate; a first pre-charging means for pre-charging the first node; and a

second pre-charging means for pre-charging each node connected to the other side of each FET of the second FET group.

- (2) A decoder circuit for semiconductor memory according to claim 1, wherein the first pre-charging means is comprised of FETs having different conductivity than the FETs comprising the first FET group.
- (3) A decoder circuit for semiconductor memory according to claim 2, wherein the second pre-charging means is comprised of <u>FETs</u> having the same conductivity as the FETs comprising the first pre-charging means.
- (4) A decoder circuit for semiconductor memory according to any one of claims 2 and 3, wherein the same signal is input to the gates of the FETs comprising the first precharging means and the FETs comprising the second pre-charging means.
- (5) A decoder circuit for semiconductor memory according to any one of claims 1 to 4, wherein the other side of the first FET group is grounded.
- (6) A decoder circuit for semiconductor memory according to any one of claims 1 to 5, wherein an address signal and a pre-decoded address signal are voltages that turn off the FETs comprising the second FET group during the non-operating period of a semiconductor memory.
- (7) A decoder circuit for semiconductor memory according to any one of claims 1 to 6, wherein the other source or drain of the FETs comprising the second FET group is connected to an input terminal of an inverter.

### ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭63-292488

⑤Int.Cl.⁴

識別記号

庁内整理番号

匈公開 昭和63年(1988)11月29日

G 11 C 11/34 H 01 L 27/10 3 5 4 4 8 1 B-8522-5B 8624-5F

審査請求 未請求 発明の数 1 (全9頁)

49発明の名称

半導体メモリのデコーダ回路

②特 願 昭62-127822

纽出 頭 昭62(1987)5月25日

⑫発 明 者

宮本

博 司

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

19代 理 人 弁理士 大岩 増雄

外2名

明 細 刊

1. 発明の名称

半導体メモリのデコーダ回路

- 2. 特許請求の範囲
- (1) 第1のノードに報続接続され各々のゲートに下ドレス信号またはアドレス信号をブリデコードした信号が入力される第1のFET群と、対記にはサレインの何れか一方を共通に一トに並列的に接続される々のゲートの上ではガリデコードした信号を構ったはブリデコードした信号を構え、対したはアドレス信号またはブリデコードした信息のFET群とを構え、がよいでは、カカされる第2のFET群とを構え、がよいでは、カカンードをブリチャージする第2のプリチャージ手段を設けたことを特徴となる半導体メモリのデコーダ回路。
- (2)前記第1のプリチャージ手段は、前記第 1のFET群を構成する各FETと異なる導電型 のFETにより構成したことを特徴とする特許額

求の範囲第1項記載の半導体メモリのデコーダ回 xx。

- (3) 前配第2のブリチャージ手段は、前記第1のブリチャージ手段を構成するFETと同じ導 電型のEFTにより構成したことを特徴とする特 許請求の範別第2項配載の半導体メモリのデコー 夕回路。
- (4) 前記第1のプリチャージ手段を構成する各 FETと、前記第2のプリチャージ手段を構成する各FETのゲートには、例一の信号が人力されることを特徴とする特許請求の範囲第2項または第3項記載の半導体メモリのデコーダ回路。
- (5) 防記第1のFET群は他方側が接地されていることを特徴とする特許請求の範囲第1項ない し第4項何れか記載の半導体メモリのデコーダ回 数。
- (6) 前記アドレス信号およびアドレス信号をプリデコードした信号は、半導体メモリの 非動作期間においては前記第2のFET群を構成する各FETをオフさせる電位にあることを特徴とする

特許請求の範囲第1項ないし第5項何れか記載の 半導体メモリのデコーダ回路。

(7) 前記第2のFET群を構成する各FETの ソースまたはドレインの他方は、インバータの入 力満子に接続されていることを特徴とする特許 求の範囲第1項ないし第6項何れか記載の半導体 メモリのデコータ回路。

#### 3. 発明の詳細な説明

#### 【産業上の利用分野】

本発明はMOSトランジスタにより構成された 半導体メモリのデコーダ回路に関し、特に、アド レス線がマルチブレックスされたデコーダ回路に 関するものである。

#### (従来の技術)

CMOSFET (相補型金属酸化物半導体の電 外効果トランジスタ)を用いて構成されるMOS DRAM等の半導体メモリにはデコーダ回路が必 度であり、この種のデコーダ回路としては、例え ば第5回に示すようなものが提案されている。こ れは、本出額の発明者らが先に発明したものであ

ドN」zに投続されており、FETQ」aおよびQza のドレインは該デコーダ回路の出力ノードNioお よびN2oに接続されている。インパータI, はP チャンネルFETQioおよびNチャンネルFET Qiioにより構成され、その入力端子は上記デ コーダ回路の出力ノードNioに接続され、出力機 子はノードNiに接続されている。インバータ l : はPチャンネルFETQ:aおよびNチャンネ ルFETQzioにより構成され、その入力備予は デコーダ回路の出力ノードNioに接続され、出力 端子はノードNziに接続されている。そして、イ ンパータし、およびしょの出力端子N」および Naiはワード線ドライバ回路WD、およびWDa に接続されている。また、各々のインパーター。 および!。は、その入力備子をブルアップするP チャンネルFETQ::: およびQ::: を備えてい

第2図はワード線ドライバ回路W D 1. W D 2 の構成を示す凶である。凶に示すブリデコードされたワード線駆動信号×。 ~×。は、第3図

り、図はDRAMのロウデコーダ回路の構成を示 している。この第5例では、アドレス信号A2  $(\overline{A}_2)$  およびA  $(\overline{A}_3)$  ~ A  $(\overline{A}_7)$   $\emptyset$  6 ピットの3アドレス信号を川いて64個(2°= 64)のうち1個のメモリセルを選択するデコー ダ回路を示す。FETQ:~Q。は上記アドレス 倍号がゲートに入力されるFETであり、同様 に、FETQioおよびQzoはアドレス信号Az・ A。がゲートに入力されるFETである。通常、 アドレス信子A」およびA」(A」はA」の反転 信号)のうちいずれかの信り線が前記FETの ゲートに接続されるが、図ではアドレス信号 A . . A a . A a . A , の信号線が各々 ·FETQ, Q, Q, Q, Q, Q, Q, OY-1 に接続され、アドレス信号AI、AIの信号線が AリFETQ ioおよびQ zoに接続された場合を示 す。Q,は制御倡导o,がゲートに入力されるP チャンネルFETである。FETQ2 およびQ1 のドレインは共にノードNiュに接続されている。 また、FETQ ioおよびQ zoのソースは共にノー

のブリデコーダによりアドレス信号A。、 A。・A、、A、をブリデコードした信号とワード練駆動信号中。のAND信号である。そして、第5個のインバータ【・・12の出力側は、制御信号中。の信号線がゲートに接続されたFETQ」140~Q」140のゲートに接続されている。また、ブリデコードをれたワード練駆動信号×。~×。の信号線は、上記FETQ」140~Q」140を介してワード線WL」10~WL

次に、第5図のデコーダ回路および第2図のワード線ドライバ回路の動作について第6図の波形図を参照しながら説明する。時刻も。以前は、外部RAS信号(Ext. RAS)が高レベルであり、DRAMは不活性状態となっている。このとき、各アドレス信号A。、A。、ーーー・A、、A、は低レベルであり、制御信号す。も低レベルであるので、FETQ、を通してノードN」は高レベルにブリチャージされている。ま

た、このとき、JードNioおよびNaoも高レベル にプリチャージされている(すなわち、プリ チャージが正常に行われている)と仮定する。 従って、インバーター」の出力ノードNiおよび - ノードNiは低レベルになっている。時刻ヒ。に 信りExt. RASが低レベルになると、DRA Mが活性状態となる。次に、時刻も。に制御信号 **ぁ」が高レベルになり、ノードNュのブリチャー** ジが中止される。時刻ヒュにアドレス信号のう ち、ここでは本デコーダが選択されるべく A 。. Aı, Az, Az, Aa, As, As, A, が高 レベルになることにより、FETQ。~Q。がオ ンしてノードNizが放電して低レベルになる。こ のとき、アドレス信号Aaが高レベルであるの で、ノードN:oも低レベルになる。したがって ノードNiは高レベルとなる。また、ノードNュ。 およびNiは各々直レベル、低レベルに保たれ る。時刻も。にワード線駆動倡导や。が高レベル になると、プリデコードされたワード線脳動揺り ×。が高レベルになり、FETQ」140を通して

ワード線Wしいが高レベルになる。

次に、時刻 t。に信号 E x t. RAS が高レベルになると、DRAMが不活性状態に入る。続いて時刻 t。にワード線駆動信号 o。およびワード線 W t.oが低レベルになり、時刻 t。にアドレス信号 A o , A , A o ~ A , が低レベルになる。同時に、制御信号 o。が低レベルになる。

DRAMが不活性状態になると、デコーダ阿路をブリチャージするため側御信号が、が低レベルになる。ここでは、まず側御信号が、が実験で考える。ここの時刻も。に倒レベルになる場合を考える。この時刻も。にはFETQ。  $\sim$  Q。 むよびQ10, Q20は低にオフしている。そして、制御してサが、が低レベルになるとFETQ, がオンしてがオンしているため、アモTQ10がオフしているため、アモTQ10がオフしているため、ノードN11は高レベルのまま保たれる。このにいた、アードN11は高レベルのまま保たれる。このにはいて、カードN11は高レベルのまま保たれる。このにいたのサイクルに外郎信号をxt. RASが低性状態になると、

プリデコードされたワード辞駆動信号×。~×。 の信号線のうち1本が高レベルになるため、本デコーダが次のサイクルでは選択されない場合であってもワード線WL<sub>10</sub>~WL<sub>13</sub>のうちの1本が高レベルとなり、DRAMが誘動作する。

 るが、FETQ」。がオフするため、プリチャージが不十分となり、従ってノードN」の電位も不確実の状態(高レベルかまたは低レベルか確定しない状態)になる。このため、上述の場合と回様に、DRAMが高動作する。

また、説明は省略するが制御信りか。が時刻 も。に低レベルになる場合も、上記時刻 も、に低 レベルになる場合と同様に動作し、DRAMが誤 動作する。

第7図は特別的61-120393号公領に示された他の半導体メモリのデコーダ回路の構成を示すものである。このデコーダ回路の構成は第5図のデコーダ回路の構成とほぼ同様であるが、異なる点は、第5図の回路ではノードN・1をプリチャージする手段としてFETQ・が設けられてプリチャージする手段としてFETQ・12の回路ではノードN1の回路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1のおよびN2の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目路ではノードN1の目前を対している。

次に第7図のデコーダ回路の動作を第8図の波形図を参照しながら説明する。時刻も。~も。までの動作は第6図に示す動作と門様である。時刻も。に信号Exも、RASが高レベルになると
DRAMが不活性状態になる。続いて時刻も。に
ワード経駆動信号が、およびワード経収し、の低
レベルになる。次に、時刻も。にアドレス信号
A。、A、、A、、A、、A、、A、、が低レベルにな
り、FETQ」。おはびQェ~Q。がオフする。同時に、側御信号が、が低レベルになる。

DRAMが不活性状態になると、デコーダ回路をプリチャージする制御信号の」が低レベルになる。ここでは、まず制御信号の」が実験で示すように、時刻も。に低レベルになる場合を考える。時刻も。にはFETQ10をおよびQ2~Qaは既にオフしているので、この時点で制御信号の」を近していると、ノードN10は低レベルとなる。このとき、FETQ10がオフしているため、ノードN10は低レ

次に、側楣信号opnが時刻もpnに低レベルになる場合、FETQ112を通してノードN10およびN12のプリチャージが開始されるが、FETQ10およびQ2~Q0がオンしているため、前例と同様にノードN10およびN12の電位はほとんど上昇しない。このため、時刻も。にFETQ10およびQ2~Q0がオフした後、ノードN10はFETQ119を通して高レベルにブリチャージされるが、ノードN12の電位は上昇しない。従って、上述の場合と同様にDRAMが誤動作する。

#### (発明が解決しようとする問題点)

従来の半導体メモリのデコーダ回路は上記のように構成されているので、回路内のブリチャージされるべきノードが充分にブリチャージされない場合があり、このため、デコーダが非選択であるにも拘らずワード線の電位が上がってDRAMが認動作するという問題点があった。

本発明は、このような問題点を解消するために なされたもので、回路内のプリチャージされるべ セノードが確実にプリチャージされ、動作の確実

ベルのままとなる。また、ノードNizおよびNio は、各々接地電位に対して浮遊客量で1.2および Cioをもっているが、ノードNioは高レベルにプ リチャージされているのでお丘Cioが充朮され、 ノードN」2は低レベルのままであるので容宜C」2 は充位されない。このため、次のサイクルで再び 外郎信号Ext. RASが低レベルになったと き、水デコーダが選択されない場合、すなわちア ドレス信号A。~A、の信号線のうち少くとも1 太が低レベルであり、かつ、アドレス信号 A a が 高レベルになる場合には、浮遊容量Cioに蓄えら れた電荷が浮遊客景でいるでいっとに分配される。 ノードNizはFETQ₂ およびFETQiaおよび Qiaとを接続するノードであり、したがってレイ アウト上の配線長が長くなるため浮遊客肚Cュzは **桴道容量で1.0と同程度となる。このため、電荷分** 配時にノード Nioの電位が下がり、ノード Niiの 並位が上がり、木デコーダが非選択であるにも拘 らずワード線Wしto~WLizのうちのいずれかの 電位が上がって DRAMが級動作する。

な半導体メモリのデコーダ回路を得ることを目的 としている。

#### (問題点を解決するための手段)

本発明の半導体メモリのデコーダ回路は、第 1のノードに誤続接続され各々のゲートにアドレス信号をブリデコードしたにアドレス信号をブリデコードしたには 分が人力される第1のFET群と、ソースまノート ドレインの何れか一方を共通に前記第1のノード に並列的に接続され各々のゲートに前記アドレス 信号またはブリデコードした信号とは異なる力力 には引またはブリデコードした信号が入一ドれる プリチャージする第1のプリチャージを 前記第2のFET群のイアETの他方が接続され プリチャージ手をなけたものである。

#### (作用)

水免明の半導体メモリのデコーダ回路において は、縦続接続された第1のFET群のドレイン側 の第1のノードをプリチャージする手段と、一方 が第1のノードに並列的に接続された第2のFET群の各FETの他方のノードをブリチャージする手段を構えているので、前記弁ノードのブリチャージ電位の不足が防止され、回路の正常な動作が保証される。

#### ( )底例)

以下、水発明の一変施例を図面について説明する。如1図は本発明に係る牛埠体メモリのデコーダ回路の構成を示す図である。ここでは、アドレス信号を別して、「A・)の6ピットのアドレス信号を別いて64(2~~64)個のうち1個を選択するデドレス信号をデコードレス信号をデコードに入りがゲートに入力されるFETで、第1のアドレス信号を構成している。同様に、FETQ sot にはアドレス信号またはブリデコードレた信号とは異なる別のアドレス信号 A・ま

たはA。がゲートに入力されるFET、で一方の ソースを共通に上記第1のノードNュに並列的に 接続され、第2のFET群F。を構成している。 通常、アドレス信号A」およびA」(A」はA」 の反転信号)の信号線のうちのいずれかが上記名 FETのゲートに接続されるが、図ではアドレス 信号As、As、As、As、Arの信号線が各 4 FETQ2 , Q2 , Q4 , Q8 , Q8 のゲート に接続され、信号A。およびA2の信号線か各々 FETQ」。およびQ」。に接続された場合を示す。 Q,は倒砷信号中、の信号線がゲートに接続され た上記各FETと異なる導電型のPチャンネル型 FETで、第1のノードNizをブリチャージする 第1のプリチャージ手段として設けられている。 FETQ。およびQ,のドレインは共通にノード Nisに投続されており、FETQioおよびQioの ソースは共にノードNizに投続されている。FE TQ」。およびQ」。の他方のドレインは、 出力ノー ドNwoおよびNwoに接続されており、 これらの ノードN・o、Nェoをブリチャージする饵 2のプリ チャージ手段として上記第1のプリチャージ手段

であるFETQ,と同じ導電型のFETQ iiz お よびQ zu z が設けられている。また、 P チャンネ ル型FETQ」。およびNチャンネル型FET Qiioによりインパータ1」が構成され、その入 力端子は上記出力ノードNioに接続され、出力機 子はノードNiiに接続されている。同様に、P チャンネル型FETQ3gおよびNチャンネル Qzioによりインパータしょが構成され、その入 力端子は出力ノード zoに接続され、出力端子は ノードNziに接続されている。これらのインパー ター、および!。の出力帽子Nii、Niiはそれぞ カワード線ドライバ回路WD」およびWD』に投 続されている。また、ノードNiaおよびノード Naiは、各々インパータ」。およびし』の入力幅 子をプルアップするFETQ::: およびQ::: の ゲートに投続されている。そして、上述のように ノードNioおよびNioは、創御信号中」の信号線 がゲートに接続されたプリチャージ川のPチャ ンネル型FETQ」:。およびQziz を備えてい Z.

次に、上記構成のデコーダ回路の動作について 第4 図の改形図を参照しながら説明する。時刻 t。以前は外部信号RAS(Ext. RAS)が 高レベルであり、不活性状態となっている。 このとき、各アドレス信号A。、A。、---、 A・、A・は低レベルであり、制御信号 中、も低 レベルであるので、FET Q・を通してノード N:は髙レベルにブリチャージされている。ま た、FETQ ita およびQ zia を通して、ノード NioおよびノードNioも高レベルにプリチャージ されている。従って、インバーター」、!。の出 カノードN」およびNziは低レベルになってい る。時刻t。に外席信号Ext. RASが低レベ ルになると、DRAMが活性状態になる。次に、 時刻も、に制御信号の、が高レベルになると、 ノードNiュおよびノードNi。 Nュ。のプリチャー ジが中止される。時刻も。にアドレス信号のう ち、ここでは木デコーダが選択されるべく信号 A。. A., A. およびA。~A, が高レベルに なることにより、FETQ。~Q。がオンして ノードNiュが低レベルに放性される。このとき、 アドレス信号A。が高レベルであるのでノード Niaも低レベルに放電される。したがって、ノー ドNiは高レベルとなる。また、ノードN₂oおよ びN。は各々高レベル、低レベルに保たれる。時 剣も。にワード線刷動信号す。が高レベルになる と、プリデコードされたワード線駆動信号x。が

あレベルになり、FETQ 1.140を通してワードW L 1.0が高レベルになる。次に、時刻 t a に信号 Ex t . RAS が高レベルになると、D RAMが不活性状態に入る。続いて時刻 t a にワード線 W L 1.0が低レベルになる。そして、時刻 t a にアドレス信号 A a . A . A 2 . A 2 ~ A 7 が低レベルになる。同時に、制御信号 Φ 2 が低レベルになる。

DRAMが不活性状態になると、デコーダ門路をプリチャージするため制御信号が、が低レベルになる。ここでは、まず制御信号が、が決権で示すように、時刻も。に低レベルになる場合を考える。時刻も。にはFETQ。~Q。およびQia. Qiaは既にオフしている。そして、制御信号が、のにはいベルになると、FETQ、がオンし、のとも、FETQiaはオフしているが、ノードNizは高レベルにプリチャージされる。これのとはFETQiizを通して高レベルにプリチャー低にアリチャーのはなってDRAに放電されるので、次サイクルになってDRA

Mが活性状態になり、本デコーダが非選択の場合であってもDRAMは正常に動作する。

また、第4図の破験で示すように側側信号の!が時刻も、に低レベルになる場合にも、時刻も。 にFETQ!aおよびQ!~Q。がオフした後、 ノードN!oおよびN!がFETQ!!! およびQ, を通して共に高レベルにブリチャージされるの で、DRAMは正常に作動する。

なお、上記実施例では接続接続した第1のFET群F。がNチャンネル型FET、並列的に接続された第2のFET群F。がNチャンネル型FET、ブリチャージ川FETがPチャンネル型FETでそれぞれ構成された場合について説明したが、印加される電位(Vsc)を適宜選択することにより、各々他の導電型のFETにより構成してもよい。

また、上記実施例ではデコーダ回路がロウデコーダとして知いられる場合につて説明したが、コラムデコーダとして用いた場合にも阐縁の効果を奏する。更に、デコーダ回路のDRAMに用い

られる場合だけでなく、他の半導体メモリに用い られる場合であっても同様の効果を奏する。

以上説明したように、本発明によれば、デコーダ回路内の縦線接続された第1のFET群のドレイン側のノードと、このノードに並列的に接続された第2のFET群と、そのノードと反対側のノードとの両方にブリチャージ手段を設けたので、ノードのブリチャージが確実に行われ、デコーダ回路が確実に動作するという効果が得られる。

#### 4. 図面の簡単な説明

(発明の幼児)

第1 図は本発明の一実施例による半導体メモリのデコーダ回路を示す構成図、第2 図はワード線ドライバ回路の構成を示す図、第3 図はブリデコードされたワード線駆動借号の発生回路を示す回路、第4 図は一実施例の動作を示す被形図、第5 図は従来の半導体メモリのデコーダ回路を示す構成図、第6 図はその動作を示す機成図、第8 図はその動作を

**示す被形閣である。** 

F, --- 第1のFET

F: --- 第2のFET

Q, ……FET(第1のブリチャージ手段)

Q 1/2 . Q 2/2 ……FET (第2のプリチャージ 手段)

N 12 -- -- - 郭 1 のノード


N 10, N 20--/-F

11,12 ……インバータ

なお、図中間--符号は同一または和当部分を示す。

代理人 大岩 增雄


### 第1図



Fi: 対1のFET類 F2: 対2のFET類

Q7: FET(オ1のプリチャージチ段) Q112,Q212:FET(オ2のプリチャージチ段)

N12 : 対1 のJード N10, N20 : Jード I1 . I2 : インパータ





第 2 図


(j=1,2,···) 第 3 図


Q j 143


WL ja














補 正 者(自発)

特許庁長官殿

1,事件の表示

特顧昭 62-127824号

2. 発明の名称

半導体メモリのデコーダ回路

3. 補正をする者

事件との関係 特許出願人

東京都千代田区丸の内二丁目2番3号

名 称 (601) 三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄 氏 名 (連絡先03(213)3421特許部)







#### 5. 福正の対象

明細書の特許請求の範囲および発明の詳細な説 明の各個

- 6. 補正の内容
- (1)特許請求の範囲を別紙のとおり訂正する。
- (2) 明細書の第3頁第11行~第12行の 「関し、特に、アドレス線がマルチブレック スされたデコーダ回路に」を削除する。
- (3) 同第4頁第4行の「3アドレス信号」を 『アドレス信号』と訂正する。
- (4) 同第8 頁第1 1 行の「例レベル」を 『低レベル』と訂正する。
- (5) 同郊12頁第7行の「外部信号Ext. RAS」を「外部信号Ext. RAS」と 訂正する。

#### 7. 添付掛類の目録

(1) 袖正後の特許請求の範囲を記載した掛面 1 通

出上

1 のプリチャージ手段を構成するFETと同じ 専電型の<u>FET</u>により構成したことを特徴とする 特許請求の範囲第 2 項記載の半導体メモリの デコーダ回路。

- (4) 前記第1のプリチャージ手段を構成する 各FETと、前記第2のプリチャージ手段を構成 する各FETのゲートには、同一の信号が入力さ れることを特徴とする特許請求の範囲第2項また は第3項記載の半導体メモリのデコーダ回路。
- (5) 前記第1のFET群は他方側が接地されていることを特徴とする特許請求の範囲第1項ない し第4項何れか記載の半導体メモリのデコーダ 回路。
- (6)前記アドレス信号およびアドレス信号を ブリデコードした信号は、半導体メモリの非動作 期間においては前記第2のFET群を構成する 各FETをオフさせる電位にあることを特徴と する特許請求の範囲第1項ないし第5項何れか 記載の半導体メモリのデコーダ回路。
- (7) 前記第2のFET群を構成する各FETの

#### 特許請求の範囲

(1) 第1のノードに収続投続され各々のゲートにアドレス信号またはアドレス信号を丁群と、アドレス信号が入力される第1のFET群と、からないの何れか一方が共通に「トとはアリデコードに並列的に投続されるドレス信号またはブリデコードしたしいが、は、アドレス信号またはブリデコードとしたした。レードをプリチャージする第1のアドレスには号のFET群の各下と下の一ジチ段およびれたそれのクトと下でプリチャージ手段はけたことを特徴とする半導体メモリのデコーダーをというではない。

(2) 前記第1のプリチャージ手段は、前記第 1のFET群を構成する各FETと異なる導電型のFETにより構成したことを特徴とする特許請求の範囲第1項記載の半導体メモリのデコーダ回路。

(3)前記第2のプリチャージ手段は、前記第

ソースまたはドレインの他方は、インバータの 入力端子に接続されていることを特徴とする特許 /請求の範囲第1項ないし第6項何れか記載の 半導体メモリのデコーダ回路。